IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Naoya HASHIMOTO et al.

New Application

Confirmation No.

Filed: July 31, 2003

For: COMMUNICATION CONTROL

DEVICE HAVING MULTIPROCESSOR

Art Unit: TBA

Examiner: TBA

Atty. Docket No. 32011-191466

Customer No.

26694

26694
PATENT TRADEMARK OFFICE

Submission of Certified Copy of Priority Document

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Submitted herewith is a certified copy of Application No. 270520/2002 filed on September 17, 2002 in Japan, the priority of which is claimed in the present application under the provisions of 35 U.S.C. 119.

Respectfully submitted,

Date:

Registration No. 31,594

VENABLE

lames R. Burdett

P.O. Box 34385 Washington, D.C. 20043-9998

Telephone: (202) 962-4800

Telefax: (202) 962-8300

#474873

JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

September 17, 2002

Application Number:

2002-270520 [JP2002-270520]

Applicant(s):

Oki Electric Industry Co., Ltd.

Dated April 15, 2003

Commissioner,

Japan Patent Office

Shinichiro Ohta

Certificate No. 2003-3026601

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月17日

出願番号

Application Number:

特願2002-270520

[ST.10/C]:

[JP2002-270520]

出 願 人

Applicant(s):

沖電気工業株式会社

2003年 4月15日

特許庁長官 Commissioner, Japan Patent Office



特2002-270520

【書類名】

特許願

【整理番号】

KN002541

【提出日】

平成14年 9月17日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

G06F 13/00

H04L 12/56

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

橋本 直也

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

吉田 守男

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代表者】

篠塚 勝正

【代理人】

【識別番号】

100090620

【弁理士】

【氏名又は名称】

工藤 宣幸

【手数料の表示】

【予納台帳番号】

013664

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006358

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プロセッサ間通信システム

【特許請求の範囲】

【請求項1】 所定の回線対応手段を介して外部の伝送路から入力または出力される伝送データの中継を主目的とする中継装置に関し、当該中継装置内に設けられた複数のプロセッサ手段が、前記伝送データを処理するための所定の制御データを通信する際に機能するプロセッサ間通信システムにおいて、

前記各プロセッサ手段は、

当該プロセッサ手段内において、最初に、前記伝送データを受け取り、当該伝送データに関する処理を実行する付加プロッセサ部と、

当該付加プロセッサ部だけでは処理しきれないとき、所定のプロセッサ内バス を介して、当該付加プロセッサ部から前記伝送データを受け取って当該伝送デー タに関する処理を実行する主プロセッサ部とを備え、

前記回線対応手段は、

当該回線対応手段内に、該当するプロセッサ手段のあいだで、所定の内部伝送 路の設定を行う内部伝送路設定部を備え、

当該内部伝送路を介して前記制御データを伝送することで、前記伝送データを 中継し伝送するための内部帯域資源を制御データの伝送に活用することを特徴と するプロセッサ間通信システム。

【請求項2】 請求項1のプロセッサ間通信システムにおいて、

前記中継装置内に前記プロセッサ手段が3つ以上存在する場合、前記制御データの論理フォーマットに、送信先として1または複数のプロセッサ手段を指定する送信先指定領域を設け、

前記内部伝送路設定部は、

各制御データにつき、前記論理フォーマット中の送信先指定領域の値を解釈して、解釈結果に応じて制御データをプロセッサ手段に配送する制御データ配送部を備えることを特徴とするプロセッサ間通信システム。

【請求項3】 請求項1のプロセッサ間通信システムにおいて、

前記中継装置内に前記プロセッサ手段が2つ以上存在する場合、前記制御データの論理フォーマットに、送信元として1のプロセッサ手段を指定する送信元指 定領域を設け、

前記内部伝送路設定部は、

受信した各制御データにつき、前記論理フォーマット中の送信元指定領域の値とプロセッサ手段との対応関係を検査し、自プロセッサ手段が送信した制御データが自プロセッサ手段に受信されようとするときには、制御データの無限ループを阻止するために当該制御データを廃棄する制御データ廃棄部を備えたことを特徴とするプロセッサ間通信システム。

【請求項4】 請求項1のプロセッサ間通信システムにおいて、

前記回線対応手段は、

前記制御データを、前記中継装置の内部で伝送するのに適した所定の伝送用単位データから、前記プロセッサ手段で処理するのに適した所定の処理用単位データへフォーマット変換する第1のフォーマット変換部と、

前記制御データを、前記処理用単位データから前記伝送用単位データへフォーマット変換する第2のフォーマット変換部を備えたことを特徴とするプロセッサ 間通信システム。

【請求項5】 請求項1のプロセッサ間通信システムにおいて、

前記内部伝送路設定部は、

リング状のトポロジを有する内部伝送路を設定することを特徴とするプロセッ サ間通信システム。

【請求項6】 請求項1のプロセッサ間通信システムにおいて、

前記内部伝送路設定部は、

バス状のトポロジを有する内部伝送路を設定することを特徴とするプロセッサ 間通信システム。

【請求項7】 請求項5のプロセッサ間通信システムにおいて、

前記回線対応手段は、

前記各プロセッサ手段に対応する送信権制御部を設け、

前記内部伝送路上には、所定のトークンデータを巡回させ、当該トークンデー

タを取得した1の送信権制御部に対応するプロセッサ手段に送信権を付与することを特徴とするプロセッサ間通信システム。

【請求項8】 請求項6のプロセッサ間通信システムにおいて、

前記回線対応手段は、

前記各プロセッサ手段に対応した要求送信元からの送信権確保要求を受け取る 送信権調停部を設け、

当該送信権調停部が、同時には1のプロセッサ手段に送信権を付与することを 特徴とするプロセッサ間通信システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はプロセッサ間通信システムに関し、例えば、ルータ装置やロードバランサなどの1つの通信機器に複数のネットワークプロセッサ(NPU:通信処理特化演算処理装置)を搭載し、各通信機器内のネットワークプロセッサ間で通信を行う場合などに適用して好適なものである。

[0002]

【従来の技術】

ルータ装置やロードバランサ(負荷分散装置)などの通信機器は、外部の通信 路から入力されたパケット等の通信データ(以下、「回線データ」と総称する) の中継処理を実行する機器である。

[0003]

例えば、ルータはOSI参照モデルのネットワーク層で中継処理を行う通信機器で、IPパケットのヘッダ部分に記述されている宛先IPアドレスと、予めルータに登録されている経路表(ルーティングテーブル)の内容に応じてルーティングを行い、ある通信路から入力された各IPパケットをいずれの通信路から出力するかを決定する。

[0004]

また、ロードバランサはOSI参照モデルのトランスポート層以上の階層で中継処理を行う通信機器で、複数のWebサーバなどの前に配置され、クライアン

トが指定したURLを所定のURL変換テーブルなどにしたがって変換すること等により、HTTPリクエスト(1つのHTTPリクエストは、1または複数のIPパケットの集合)の供給先を複数のWebサーバ間で振り分ける処理を実行する。HTTPリクエストを受け取ったWebサーバだけが、当該HTTPリクエストに応えるHTTPレスポンスを返送するため、当該ロードバランサによれば、HTTPリクエストの受信からHTTPレスポンスの返送までに要する処理の負荷を、複数のWebサーバ間に分散でき、レスポンス性能の向上などが可能になる。

[0005]

このようなルータ装置やロードバランサの内部には、高速な処理や高い信頼性を得るため、複数のプロセッサが搭載されることがある。その場合、各プロセッサ上のプロセス間で制御情報をやり取りすることにより、各プロセスが協調しながら並列動作し、前記IPパケットのルーティングや、HTTPリクエストの供給先の振り分け等の処理(中継処理)を実行する。

[0006]

【非特許文献】

http://developer.intel.com/design/network/solutions/edge/block.htm

[0007]

【発明が解決しようとする課題】

ところで、相互にプロセッサ間通信を行うネットワークプロセッサを複数備え た通信機器9の内部構成としては様々なものが考えられるが、一例として、図3 に示す構成を想定する。

[0008]

[0009]

この通信機器9の外部には、外部通信路P1, P2が設けられており、外部通信路P1には前記通信路終端部17が、通信路終端部18には前記外部通信路P2がそれぞれ接続されている。当該通信機器9が例えば前記ルータ装置であるものとすると、当該通信路終端部17, 18はそれぞれ接続されている外部通信路P1、P2を終端し、各外部通信路P1, P2に関し、OSI参照モデルのデータリンク層以下の相違を吸収する機能を持つ。

[0010]

当該通信機器9の通常の動作状態において、当該通信機器9が中継処理の対象とするIPパケットなどの回線データは(必要なフォーマット変換を受けたあと)、通信路終端部17,18,内部インタフェースI7,I8のほか、主として前記回線統合部16内を伝送され、図2に示すように設定される内部通信路CT1~CT4を伝送されるため、構成要素10~18,I1~I8、P1,P2に分布するが、制御バスB1~B5に分布することはない。反対に、NPU10~13のあいだでプロセッサ間通信のために利用される制御情報はすべて制御バスB1~B5上を伝送されるから、構成要素10~18,I1~I8、P1,P2に分布することはあり得ない。

[0011]

なお、各NPU10~13の内部には、図2に示すように、一対のプロセッサ ユニット20~23と、コプロセッサユニット24~27が配置されている。そ して当該プロセッサユニットとコプロセッサユニットのあいだには、NPU内部 バスB6~B9が設けられている。

[0012]

このプロセッサユニット20~23は、前記B2~B5を介して前記制御バス B1に接続されており、コプロセッサユニット24~27は前記内部インタフェ -スI1~I4を介してNPUインタフェース部14,15に接続されている。

[0013]

また、各NPU10~13内においてプロセッサユニットとコプロセッサユニットを接続するNPU内部バスB6~B9は、同じNPU内のプロセッサユニットとコプロセッサユニットのあいだ(例えば、20と24のあいだ)で、主とし

て制御情報を通信するために設けられたバスである。制御情報の発生頻度やデータレートは、外部通信路 P1、 P2から入力または出力される前記回線データに比べ、通常、はるかに小さな値であるから、内部インタフェース $I1 \sim I8$ 、あるいは、内部通信路 $CT1 \sim CT4$ に比べると、NPU 内部バス $B6 \sim B9$ の伝送帯域ははるかに狭い。

[0014]

もちろん、このNPU内部バスB6~B9の帯域を広く設計することも原理的には可能であるが、そのような設計は、帯域資源の使用効率を低下させ、NPUに不必要なコストアップや、大型化をまねく可能性が高いため、通常は行われない。

[0015]

このような構成のもと、(例えば、外部通信路P1から)入力されたパケットの内容に応じてNPU10~13のあいだでプロセッサ間通信を行うものとすると、プロセッサ間通信が発生するたびに、狭帯域のNPU内部バス(例えば、B6)を介したコプロセッサユニットとプロセッサユニットの通信が必要になるから、NPU内部バスB6~B9がボトルネックとなって通信速度が低く抑制される。

[0016]

一方、コプロセッサユニット(例えば、24)から見ると、図3および図2の構成の場合、プロセッサ間通信を必要としない回線データの処理では、内部インタフェース(例えば、I1)を介して受信した回線データを当該内部インタフェースI1を介して返送すればよいのに対し、プロセッサ間通信を必要とする回線データの処理では、内部インタフェースI1とは反対で、バスの仕様も異なるNPU内部バスB6を介して送信する必要がある。

[0017]

このことは、コプロセッサに搭載されるファームウエアとして、プロセッサ間 通信に特化したファームウエアを別途設計し開発する必要が生じる可能性が高い ことを意味し、そのための開発工数が増大する。また、コプロセッサに搭載されるファームウエア全体として、分岐の多い大規模なプログラムになる可能性が高

く、それを格納するROMやEEPROMなどの記憶手段にも、大きな記憶容量が必要になるという問題も生じる。

[0018]

【課題を解決するための手段】

かかる課題を解決するために、本発明では、所定の回線対応手段を介して外部の伝送路から入力または出力される伝送データの中継を主目的とする中継装置に関し、当該中継装置内に設けられた複数のプロセッサ手段が、前記伝送データを処理するための所定の制御データを通信する際に機能するプロセッサ間通信システムにおいて、前記各プロセッサ手段は、(1)当該プロセッサ手段内において、最初に、前記伝送データを受け取り、当該伝送データに関する処理を実行する付加プロッセサ部と、(2) 当該付加プロセッサ部だけでは処理しきれないとき、所定のプロセッサ内バスを介して、当該付加プロセッサ部から前記伝送データを受け取って当該伝送データに関する処理を実行する主プロセッサ部とを備え、前記回線対応手段は、(3)当該回線対応手段内に、該当するプロセッサ手段のあいだで、所定の内部伝送路の設定を行う内部伝送路設定部を備え、(4)当該内部伝送路を介して前記制御データを伝送することで、前記伝送データを中継し伝送するための内部帯域資源を制御データの伝送に活用することを特徴とする

[0019]

【発明の実施の形態】

(A) 実施形態

以下、本発明にかかるプロセッサ間通信システムの実施形態について説明する

[0020]

プロセッサ間通信そのものはマルチプロセッサシステムにおいて広く実行されるものであるから、必ずしも単一の機器の内部で行われると限ったものではなく (ネットワーク経由で行われるプロセッサ間通信もあり得る)、通信機器の内部 に限って行われるものでもない (ネットワークに接続されていないスタンドアローンの情報処理装置の内部で行われるプロセッサ間通信もあり得る)が、ここで

は、特に、単一の通信機器の内部で行われるプロセッサ間通信に注目する。

[0021]

通信機器が搭載するプロセッサをその他の一般の情報処理装置が搭載するプロセッサと区別して、ネットワークプロセッサ(NPU)と呼ぶ。NPUは通信処理特化したアーキテクチャを備えている。

[0022]

第1および第2の実施形態に共通する特徴は、回線データの伝送のために通信機器内に設けられている帯域資源を、プロセッサ間で通信する制御情報の伝送に活用することにより、プロセッサ間通信の通信速度を高めることにある。

[0023]

また、このとき、NPU自体は既存のものをほとんど変更することなく利用する。

[0024]

なお、プロセッサ間通信(プロセス間通信)の実行主体は、ハードウエア的にはプロセッサであるが、ソフトウエア的には各プロセッサ上のプロセスである。 各プロセッサが(あるいは、各プロセッサ上のプロセスが)、前記制御情報をやり取りすることにより、複数プロセッサ(複数プロセス)が協調しながら並列動作することが可能になる。

[0025]

(A-1) 第1の実施形態の構成

本実施形態の通信機器30の主要部の構成例を図1に示す。通信機器30は上述した通信機器9に対応するもので、具体的には、ルータ装置やロードバランサ等であってよい。

[0026]

図1において、当該通信機器 3 0 は、4 つのネットワークプロセッサ $10 \sim 1$ 3 と、2 つのN P U インタフェース部 3 1 、3 2 と、回線統合部 16 と、通信路 終端部 17 、18 と、制御バス B $1 \sim B$ 5 と、内部インタフェース I $1 \sim I$ 9 を 備えている。

[0027]

図1中で図3と同じ符号 $10\sim13$, $16\sim18$, $I1\simI8$, $B1\simB5$ を 付与した各構成要素の機能は上述した通信機器9と同じなので、その詳しい説明 は省略する。

[0028]

なお、図1上は、通信機器30内に4つのNPU10~13を設けているが、この数は4つより少なくてもよく、多くてもよい。また、図1では、1つのNPUインタフェース部(31または32)に2つずつNPUを接続している(例えば、31には10と11を接続している)が、必要ならば、1つのNPUだけを接続するNPUインタフェース部を設けてもよく、3つ以上のNPUを接続するNPUインタフェースを設けるようにしてもよい。

[0029]

また、図1の制御バスB1は図3と同じPCIバスなどの汎用バスであってよいが、本実施形態では、当該制御バスB1の使用方法が図3の通信機器9と相違する。

[0030]

図3の通信機器9では、プロセッサ間通信のための制御情報はすべて、当該制御バスB1を介して伝送されるものであったが、本実施形態では、制御バスB1上を制御情報が伝送されるのは通信機器30の起動直後の初期設定だけであり、初期設定以降は、プロセッサ間通信のために制御バスB1が用いられることはない。

[0031]

なお、このプロセッサ間通信には、コプロセッサユニット(例えば、24, 25)のあいだの制御情報の通信も含むことは当然である。むしろ、本実施形態で行われるプロセッサ間通信は、後述するように、その大部分がコプロセッサユニット間の制御情報の通信であり、プロセッサユニットが他のプロセッサユニットやコプロセッサユニットと通信することは希である。

[0032]

本実施形態のプロセッサ間通信は、NPUインタフェース部31や32に設けられている前記回線データを伝送するための豊富な帯域資源を活用して実行され

る。一般的に、より広帯域の外部通信路 P 1 , P 2 に接続された通信機器ほど、より広帯域な N P U インタフェース部 3 1 , 3 2 を搭載している。

[0033]

また、一般的に、マルチプロセッサシステム(NPU10~13など)を搭載して処理速度を速めようとしているような通信機器(ルータ装置など)であれば、もともとNPUインタフェース部(31,32に対応)の帯域資源もかなり豊富であるということができる。

[0034]

通信機器30はその性質上、前記IPパケットやHTTPリクエストなどの回線データから構成される大量の通信トラフィックをリアルタイムに伝送し、処理することを求められるため、通信機器30内部において回線データの伝送路となる当該NPUインタフェース部31,32には、上述したNPU内部バス(例えば、B6など)に比べて十分に広い帯域幅を用意している。

[0035]

NPU10~13の内部構成は図2にも示したが、図4に、さらに詳細な内部構成例を示す。4つのNPU10~13の内部構成は実質的に同じであってよいが、以下では主として、図4には、NPU10の内部構成を示したものとして説明を進める。

[0036]

(A-1-1) NPUの内部構成例

図4において、当該NPU10は、図2に示したプロセッサユニット20とコプロセッサユニット24のほかに、低速バスインタフェース部35と、高速バスインタフェース部36と、メモリインタフェース部37とを備えている。

[0037]

ここで、メモリインタフェース部37は、プロセッサユニット20を当該NP U10外のメモリデバイス38に接続するためのインタフェースである。

[0038]

プロセッサユニット20自体が、演算処理の実行に必要な多くのレジスタを内 蔵しているが、レジスタでは作業用の記憶領域が足りない場合などに、このメモ リデバイス38が利用される。

[0039]

なお、一般的なマルチプロセッサシステムでは、所定の共有メモリに制御情報を読み書きすることによって共有メモリを介してプロセッサ間通信を行う方式(密結合方式)が用いられることも多いが、少なくとも、このメモリデバイス38が当該共有メモリであり、なおかつ、当該メモリデバイス38を介してプロセッサ間通信の大部分が行われるということはない。

[0040]

本実施形態のプロセッサ間通信は、その大部分が、NPUインタフェース部3 1.32を介して行われる。

[0041]

NPUインタフェース部31と32を接続する内部インタフェースI9は、回線統合部16と各NPU10~13とのあいだで回線データを伝送するためにのみNPUインタフェース部14,15を利用した図3の通信機器9には対応する構成要素が存在しなかったインタフェースである。本実施形態では、異なるNPUインタフェース部に接続されているNPU間(例えば、10と13のあいだ等)でプロセッサ間通信を行う場合などに、この内部インタフェースI9が必要になる。

[0042]

内部インタフェースI9を用いることで、図3のNPUインタフェース部14、15などにも設けられている内部通信路をバイパスし、物理的に、より短い伝送距離でプロセッサ間通信を行うことが可能になる。

[0043]

本実施形態のプロセッサ間通信は、共有メモリ(図示せず)を介する密結合方式であってもよく、共有メモリを介さない疎結合方式であってもよい。

[0044]

本実施形態のコプロセッサユニット24は、NPU10と同様、通信処理に特化したアーキテクチャを備えている。コプロセッサユニット24の内部には図4に示すように4つのコプロセッサ24A~24Dが存在し、コプロセッサユニッ

ト24の内部だけでも、一種のマルチプロセッサシステムを構成しているとみる ことができる。コプロセッサユニット24内のコプロセッサの数は必要に応じて 、4つより少なくしてもよく、多くしてもよい。

[0045]

コプロセッサユニット24内のコプロセッサ24A~24Dのあいだでプロセッサ間通信を行う必要がある場合には、その通信方式として、前記密結合方式または疎結合方式のいずれを利用してもかまわない。

[0046]

コプロセッサ24A~24Dではコプロセッサ24A~24D相互間で同時並列的に処理を実行することができるだけでなく、プロセッサユニット20との関係でも、同時並列的に処理を実行することが可能である。

[0047]

コプロセッサユニット内のコプロセッサ24A~24D相互間、コプロセッサ24A~24Dとプロセッサユニット20のあいだ、および各NPU10~13相互間で、どのように役割分担させるかについては、様々な方法が使用可能であるが、プロセッサ間通信全体の高速化のためには、発生頻度の高い処理はコプロセッサ24A~24D側で分担し、発生頻度の低い処理をプロセッサユニット20で分担することが望ましい。

[0048]

また、本実施形態でも図3と同様にNPU内部バスB6の帯域は狭いままであるから、プロセッサユニット20が行う処理の結果をコプロセッサ24A~24 Dが受け取る必要が生じたり、プロセッサユニット20が処理の結果を他のNPU(例えば、11)のプロセッサユニット(例えば、21)に伝送する必要が生じたりすると、その伝送のための時間がボトルネックとなって、プロセッサ間通信全体が低速化し、通信機器30全体の処理速度が低下するため、このような必要性が生じないような(あるいは、完全に生じないようにすることができない場合でも、その頻度が低くなるような)役割分担を設定することが望ましい。

[0049]

なお、低い頻度で、プロセッサユニット20が自身の処理の結果を、他のNP

Uのプロセッサユニット(例えば、21)やコプロセッサユニット(例えば、25)に伝送する必要がある場合、前記制御バスB1を利用して伝送する方法、前記メモリデバイス38(あるいは、メモリデバイス30の一部の記憶領域)を共有メモリとして利用する方法なども使用可能であるが、ここでは、処理結果は、NPU内部バスB6を経由してコプロセッサユニット24へ伝送するものとする。

[0050]

そのあとコプロセッサユニット24は、当該処理結果に応じた回線データをNPUインタフェース部31を経由して回線統合部16へ伝送するが、もし必要ならば、さらに他のNPU内のコプロセッサユニット(例えば、25や26など)へ伝送することもできる。

[0051]

ただし、プロセッサ間通信の高速化のためには、このようなNPU内部バス(B6など)を経由する伝送の必要性が生じないことが最も望ましく、必要性が生じる場合でも、その頻度が低いことが望ましい点は、上述した通りである。

[0052]

例えば、まず最初にコプロセッサユニット24 (コプロセッサ24A~24D)で処理し、そのあと必要に応じて別なNPUのコプロセッサユニット (例えば、25)で処理し、コプロセッサユニット24で処理できず、なおかつ、別なNPUのコプロセッサユニットによっても処理しきれないことが予測できる場合にのみ、その回線データ(パケット)を、コプロセッサユニット24から前記NPU内部バスB6を介してプロセッサユニット20に伝送するようにすれば、NPU内部バスを介した伝送の頻度を低下できる。

[0053]

このようなパケットの例としては、通信開始時の方路未決定のパケットや、エラー処理が必要なパケット、あるいは、通信機器30から所定の高付加価値サービスを提供する必要のあるパケットなどがあげられる。

[0054]

プロセッサユニット20は、コプロセッサユニット24内部に比較してより大

容量のメモリ空間と、より複雑な演算機能を利用しパケットの高度処理を実施する。

[0055]

なお、同一のコプロセッサユニット24内のコプロセッサ24A~24Dのあいだの役割分担については、コプロセッサユニット24とプロセッサユニット20のあいだの役割分担に成立する以上のような制約はないため、比較的、自由に決定することが可能である。

[0056]

各コプロセッサ24A~24Dの機能(役割)はそのファームウエア(通信処理に特化したファームウエア)によって規定されるため、各コプロセッサ24A~24Dが分担する可能性のある役割の内容は、通信機器30の起動時にプロセッサユニット20から各コプロセッサ24A~24Dにダウンロードされる当該ファームウエアの内容に影響する。

[0057]

また、NPU10~13相互間の役割分担についても、このコプロセッサ24~24 D相互間の役割分担と同様に、比較的自由に設定することができるものと考えられるが、ここでは、4つのNPU10~13を、10と11の対、および12と13の対の2組(二対)に分け、対を成すNPUのあいだに比較的明確な役割分担を設けるものとする。

[0058]

すなわち、NPU10を前段NPUとし、NPU11を前段NPU10に対する後段NPUとするとともに、NPU12をもう一つの前段NPUとし、NPU13を前段NPUとする。

[0059]

前段NPUは一連の処理のうち前半部分を担当し、その後段NPUは後半部分を担当する。このような役割分担を設定する場合、多くの処理は、前段NPU10の処理とそのあと、その処理結果(制御情報として表現される)をプロセッサ間通信によって引き継ぐことによって実行される後段NPU11の処理によって完了する。

[0060]

同様に、多くの処理が、前段NPU12の処理とそのあと、その処理結果をプロセッサ間通信によって引き継ぐことによって実行される後段NPU13の処理によって完了する。もちろん、前段NPU10または12の処理だけで完了する処理があってもかまわないし、後段NPUによる後半部分の処理が進行中であっても、同時並列的に、前段NPUは次の処理の前半部分を実行可能である。

[0061]

この前段、後段の役割分担の影響が1つのNPU内のどの構成要素までおよぶかについては、様々な変形が可能であるが、ここでは、コプロセッサユニット(例えば、24,25など)までとする。

[0062]

これにより、発生頻度の高い処理は、かなり複雑な処理であっても、プロセッサユニットの機能を用いることなく、コプロセッサユニットの機能だけで処理できるようになる。複数のNPU(例えば、10と11)にまたがる、より多くのコプロセッサユニット(例えば、24と25)が処理に関与することによって、より複雑な処理をより高速に実行することができる可能性が高まるからである。

[0063]

換言するなら、前段、後段の役割分担の影響がコプロセッサユニットまでしかおよばないものとし、プロセッサユニット(例えば、20と21)を除外することによって、帯域の狭い前記NPU内部バス(例えば、B6とB7)を経由しなければ通信できないプロセッサユニット(例えば、20と21)の機能の利用頻度を低減でき、複雑な処理の高速実行が可能となる。

[0064]

図4に示した高速バスインタフェース部36は、コプロセッサユニット24中の各コプロセッサ24A~24Dが高速バスI1(内部インタフェースI1に対応)と通信するためのインタフェースである。

[0065]

これに対し、低速バスインタフェース部35は、前記プロセッサユニット20 が、主として前記初期状態においてプロセッサ間通信に使用する低速バスB2(制御バスB2)と通信するためのインタフェースである。

[0066]

ここで、内部インタフェース I 1 を高速バスと呼び、制御バス B 2 を低速バスと呼んでいるのは、内部インタフェース I 1 は上述した回線データから構成される大量の通信トラフィックをリアルタイムに伝送し、処理するための豊富な帯域資源の一部であるから、広帯域で高速なバスとされる必然性があり、その一方で、制御バス B 2 (B 1) のほうは、このような事情がないため、帯域資源を節約して狭帯域で低速なバスとされる必然性がある。制御バス B 2 の帯域幅は、例えば、前記 N P U 内部バス B 6 と同程度かそれ以下に設計するのが合理的であるといえる。

[0067]

もちろん、現実の一般的な通信機器の実装でも、制御バスB1は前記PCIバスなどを利用して低速とされ、内部インタフェースI1 (I2~I4)は高速とされる。回線統合部16の構成要素と各NPU10~13を物理的に1対1接続として、制御バスB1で行われるような通信路(伝送媒体)へのアクセス制御(アクセス権の調停)を不要とすることも、内部インタフェースI1の高速化に寄与している。

[0068]

なお、通信機器30が例えばルータ装置であるものとすると、図1に示す通信路終端部17,18はそれぞれ接続されている外部通信路P1、P2を終端し、各外部通信路P1、P2に関し、OSI参照モデルのデータリンク層以下の相違を吸収するから、例えば、伝送媒体として電気を利用するか光を利用するか、有線伝送路を用いるか無線伝送路を用いるか、物理的な伝送レートが何bpsであるかなどの相違は、この通信路終端部17,18で吸収され、当該通信機器30内のその他の構成要素(例えば、回線統合部16、NPUインタフェース部14,15,NPU10~13など)は、これらの相違に依存することなく構成できる。

[0069]

次に、前記NPUインタフェース部31、32の内部構成例について説明する

。NPUインタフェース部31の内部構成例は図6に示すとおりである。 NPUインタフェース部31と32の内部構成は実質的に同じであってよいが、図6にはNPUインタフェース部31の内部構成例を示している。図6の構成は、プロセッサ間通信にのみ利用してもよく、プロセッサ間通信に加えて、回線統合部16と各NPU10~13のあいだの回線データの通信に活用してもよい。

[0070]

(A-1-2) NPUインタフェース部の内部構成例

図6において、当該NPUインタフェース部31は、NPUインタフェース40,41と、バッファユニット42~45と、セル処理部46,47と、フォーマット整形部48,49とを備えている。

[0071]

このうちNPUインタフェース40は、当該NPUインタフェース部31のNPU10に対する通信インタフェースであり、NPUインタフェース41は、NPU11に対する通信インタフェースである。

[0072]

バッファユニット42~45はNPUインタフェース部31で使用する単位データを一時的に蓄積するバッファ(FIFO(先入れ先出し)タイプのメモリ) 42B~45Bを備えた部分である。

[0073]

バッファ42B~45Bのそれぞれに対しては、前記単位データを各バッファ に書き込むための書き込み部42A~45Aと、書き込まれた単位データを書き 込み順に読み出すための読み出し部42C~45Cが設けられている。

[0074]

単位データとしてどのような論理構成のデータを使用するかは自由であり、例えば、外部の伝送路P1、P2などで使用されている回線データ(ここでは、IPパケットとする)をそのまま利用してもよいが、当該IPパケットのデータ部分(ペイロード部分)だけを抽出して適当なサイズに分割し装置内専用の単位データを再構成したり、必要に応じて、IPヘッダ中の情報の一部も当該装置内専用の単位データに収容するようにするのが効率的である。

[0075]

このような単位データの再構成は、前記フォーマット整形部48,49で実行できるほか、バッファ42B~45Bに対する書き込み時または読み出し時に実行することができる。

[0076]

例えば、バッファ42Bから単位データを読み出すとき(または、バッファ42Bに書き込むとき)には、NPU10内の処理に適合した単位データを再構成し、反対に、バッファ43Bに書き込むとき(または、バッファ43Bから読み出すとき)には、伝送に適合した単位データを再構成するようにすれば、伝送の観点でも、NPU10内の処理の観点でも効率的な構成となる。

[0077]

実際の通信機器の内部において、どのようなフォーマットの単位データが伝送に適合し、どのようなフォーマットの単位データが処理に適合するかは、伝送系や処理系の仕様や実装に依存し、両単位データを同じフォーマットとしてもよい場合もあり得るが、ここでは、伝送に適合した単位データとして所定の装置内セルを仮定し、NPU10内の処理に適合した単位データとして所定の装置内パケットを仮定する。

[0078]

通信機器30がIPパケットを中継処理するルータ装置である場合、前記コプロセッサユニット24内の各コプロセッサ24A~24Dは、処理頻度の高いIPパケットのフォーマットを処理するのに適合したものとするのが効率的であるから、この装置内パケットにも、IPパケットに対応したフォーマットを持たせるのが望ましい。

[0079]

ただし本実施形態では、プロセッサ間通信用の装置内セルの伝送を効率的に行うため、少なくとも当該装置内セルは、図7、図8に示すように、NPUインタフェース部(例えば、31)内で処理されるヘッダ部を備えている必要がある。

[0080]

図7に示すように、当該装置内セルCL1は大きくヘッダ領域HD1と、ユー

ザデータ領域UD1に分かれ、ヘッダ領域HD1はさらに5つのフィールドH1 ~H5に細分される。

[0081]

フィールドH1はトークンユーザデータ表示フィールドで、このフィールドH 1に収容された値に応じて、当該装置内セルCL1が、ユーザデータを収容した ユーザセルであるか、その装置内セルを獲得することが送信権の獲得を意味する トークンセルであるかが決まる。

[0082]

本実施形態では、図6に示した構成要素48,46,43D、47,45D、49およびこれらの構成要素に対応するNPUインタフェース部32内の各構成要素(点線で示す)によってリング型のトポロジを持つ内部通信路(リング型内部通信路)が構成されるため、2つ以上のNPUから送信された制御情報に由来する2つ以上の装置内セルが同時に当該リング型内部通信路内を伝送されると、コリジョンによって信号レベルで情報が破壊され、正常な通信が行えない。したがって、バッファユニット内のセレクタ(例えば、43D、45D)が当該トークンセルCL1を獲得したとき、そのセレクタに対応する1つのNPUだけが制御情報(装置内パケットに収容して送信される)の送信権を獲得することになる

[0083]

図示の例では、セレクタ43DはNPU10に対応し、セレクタ45DはNPU11に対応する。このため、例えば、セレクタ43DがトークンセルCL1を獲得したときには、読み出し部43Cを介して、NPU10が送信した制御情報を収容している装置内セル(前記装置内パケットから再構成された単位データ)CL1をバッファ43Bから読み出して、前記リング型内部通信路に送出することになる。

[0084]

なお、当該リング型内部通信路をプロセッサ間通信にのみ使用するのならば、 トークンセルCL1の確保はセレクタ(例えば、43D)で行うだけでよい(その場合、前記内部通信路CT1~CT4に相当する通信路は別個に設ける必要が ある)が、もしも回線統合部16と各NPU10~13のあいだの回線データ(IPパケットなど)の通信にも当該リング型内部通信路を活用する場合には、IPパケットを当該リング型内部通信路に伝送させる際に、該当する構成要素(例えば、48など)によるトークンセルCL1の確保が必要になる。

[0085]

このように、リング型内部通信路に関しては、当該トークンセルによるアクセス制御が行われるが、NPU(例えば、10)自体は、バッファ(例えば、43B)の記憶容量が許す限り、送信権の有無と無関係に制御情報を送信することが可能で、送信権の獲得を待つことなく、処理を進めることができる。

[0086]

トークンセルCL1はその性質上、通信機器30の動作中は、リング型内部通信路内のいずれかの場所に、常時、ただ1つだけ存在し、送信権の委譲に応じて当該リング型内部通信路を巡回される必要がある。通信機器30の起動直後に当該トークンセルCL1を生成し、送信してこの巡回を開始させるのは、当該リング型内部通信路上のいずれの構成要素であってもかまわないが、一例としては、前記セレクタ43Dであってもよい。

[0087]

当該装置内セルCL1がトークンセルであるとき、トークンユーザデータ表示フィールドH1に「1」を充填し、ユーザセルであるときには「0」を充填するものとすると、図8の装置内セルCL2はユーザセルとなる。

[0088]

なお、ユーザセルとは、ユーザデータ領域UD1に、前記プロセッサ間通信の ための制御情報(すなわち、ユーザデータ)を収容し、その制御情報を目的のN PUまで届けるためのセルである。

[0089]

図7に示した前記フィールドH2はリザーブフィールドで、フィールドH3は ビットイネーブルフィールドで、フィールドH4は宛先フィールドで、フィール ドH5はループ阻止フィールドである。

[0090]

ビットイネーブルフィールドH3の値によって、ユーザデータ領域ユーザD1のどこまでが有効なユーザデータ(有効な制御情報)であるかを示すことができ、宛先フィールドH4の値によって、当該装置内セルCL1を届けたい宛先のNPUを指定することができる。指定する宛先のNPUの数は1つであってもよく、複数であってもよい。通信機器30内の全NPUを宛先として指定することもできる。

[0091]

汎用バスでは、同時に通信できるNPUは1つに限られることが多いため、宛 先として複数のNPUを指定できれば、汎用バスを用いるよりも通信の効率が高 まる。

[0092]

図8の例では、ビットイネーブルフィールドH3の値として「0011」(= 3D)が格納されているため、装置内セルCL2はユーザデータ領域のうち例えば、下位8(= 2 3)バイトのみが有効である。

[0093]

また、本実施形態ではプロセッサ間通信のために、各 $NPU10\sim13$ を予め設定したNPU番号によって識別するものとし、当該宛先フィールドH4の値なども、当該NPU番号をもとに設定する。

[0094]

例えば、NPU番号として10進数表示(D)で1,2,4,8を用い、1DをNPU10のNPU番号とし、2DをNPU11のNPU番号とし、4DをNPU12のNPU番号とし、8DをNPU13のNPU番号とし、宛先フィールドH4に4ビットを設ければ、2進数表示(B)の「0001」(0001B)でNPU10だけを宛先とし、「0011」でNPU10とNPU11を宛先とし、「1010」でNPU112NPU13を宛先とすること等が可能になる。

[0095]

図8の例では、宛先フィールドの値として当該「0011」が充填されている ため、この装置内セルCL2の宛先は、NPU10とNPU11であることがわ かる。 [0096]

このように宛先フィールドH4に複数のNPU番号を指定できると、同一の制御情報(初期化テーブルなど)を一括して大量に送信する場合に効率的である。

[0097]

前記ループ阻止フィールドH5は、制御情報の送信元のNPUのNPU番号を 充填するフィールドである。このフィールドの値をリング型内部通信路上の構成 要素(例えば、セル処理部46など)が監視し、送信元が自身に対応するNPU (セル処理部46の場合にはNPU10)である装置内セルCL1は、廃棄する

[0098]

この廃棄により、リング型内部通信路内を当該装置内セルCL1が際限なく巡回することで、帯域幅を無駄に消費することを簡単かつ確実に防止することが可能になる。

[0099]

図8の例では、ループ阻止フィールドH5の値としてNPU12のNPU番号「0100」が充填されているため、NPU12に対応するセル処理部(図示せず)において、当該装置内セルCL2が廃棄されることになる。

[0100]

なお、ユーザデータ領域UD1は、上述したように、制御情報を収容するための領域である。この領域は、制御情報のサイズが決まっている場合などには固定長とするのが効率的であるが、ここでは、柔軟性を高めるために可変長であるものとする。

[0101]

[0102]

バッファユニット44は42に対応する構成であり、バッファユニット45は 43に対応する構成である。



[0103]

バッファユニット42と43の相違、および44と45の相違は、装置内セルおよび装置内パケットを伝送する方向を除くと、セレクタ43D、45Dの有無だけである。セレクタ43Dと45Dは実質的に同じ機能を持つ。

[0104]

このうち例えばセレクタ43Dは上述したようにトークンセルCL1を確保すると、その時点でバッファ43Bに書き込まれている全ての装置内パケットを読み出し部43Cに読み出させて(読み出し時に、装置内パケットは装置内セルにフォーマット変換される)、リング型内部通信路へ送出し、すべての装置内パケットの送出が終了すると、送信権を他のセレクタ(他のNPU)に委譲するため、トークンセルCL1をリング型内部通信路へ送出する。

[0105]

もちろん、バッファ43B内に装置内パケットが書き込まれていなければ、送信権を確保する必要もないので、セレクタ43Dは受信したトークンセルCL1を確保することなくそのままリング型内部通信路へ送出することになる。

[0106]

リング型内部通信路における伝送方向は、図6上で右回り(時計回り)に設定されているため、セレクタ43Dから送出されたトークンセルCL1を最初に受信するセレクタはセレクタ45Dである。

[0107]


セレクタ45Dも43Dと同じ構成で、同じ動作を行うから、基本的に、送信権は、リング型内部通信路内を、右回りに委譲されていく。

[0108]

また、前記セル処理部46はリング型内部通信路から受信した装置内セルCL1に関し、宛先フィールドH4の値とループ阻止フィールドH5の値に対応した処理を実行する機能を持つ部分である。

[0109]

例えば、宛先フィールドH4の値がNPU10のNPU番号だけを含んでいる場合、バッファ42Bに記憶容量の余裕があれば、バッファユニット42へ当該



[0110]

宛先フィールドH4の値が複数のNPUのNPU番号を含んでいる場合に当該セル処理部46が実行する処理としては、様々なものが考えられる。

[0111]

例えば、宛先フィールドH4の値のうち自NPU10を指定するNPU番号以外のNPU番号が、リング型内部通信路上で自身の直前(左隣)に位置するNPU(NPU10にとってはNPU13)を指定するNPU番号だけである場合には、リング型内部通信路の帯域節約を重視してバッファユニット43へは送信しないようにしてもよいが、自NPU(セル処理部46にとってはNPU10)のNPU番号だけを当該宛先フィールドH4から削除した上でリング型内部通信路に送出するようにするとよい。

[0112]

例えば、宛先フィールドH4の値がNPU10とNPU11を宛先とする上述した「0011」(0011B)である場合には、当該0011Bを0010Bに変更(最下位ビットの「1」を削除)した上で、その装置内セルCL1をリング型内部通信路に送出するのである。

[0113]

セル処理部46はバッファ42Bの記憶容量に余裕がなければ自NPU10宛 ての装置内セルCL1を受信したとしてもそれをバッファ42Bに書き込むこと はできないが、リング型内部通信路上の各セル処理部(例えば、46,47など)がこの動作を行えば、リング型内部通信路を巡回的に伝送されている装置内セ ルCL1を、バッファ42Bに余裕ができたタイミングで、バッファ42Bに書 き込むことができる。

[0114]

なお、装置内セルCL1のトークンユーザデータ表示フィールドH1に充填されている値が「1」で、当該CL1がトークンセルである場合には、セル処理部46は、その他のフィールドH2~H3などを検査することなくそのまま当該トークンセルCL1を通過させるだけでよい。

[0115]

トークンセルCL1の場合、フィールドH2~H3に有効な値を充填する必要はない。

[0116]

フォーマット整形部48は、上述した内部インタフェースI9の一部であるI9Aに接続された部分で、当該NPUインタフェース部31の外部にあるNPUインタフェース部32から到来した装置内セルのフォーマットをNPUインタフェース部31内のフォーマットに適合するように整形する。

[0117]

同様に、フォーマット整形部49は内部インタフェースI9の一部であるI9 Bに接続された部分で、当該NPUインタフェース部31内に適合した装置内セルのフォーマットを、NPUインタフェース部32内に適合したフォーマットに変換することを支援するための整形処理を実行する。NPUインタフェース部32内にも同様なフォーマット整形部が設けられるため、必要に応じて、フォーマット整形部48または49のいずれか一方は省略するようにしてもよい。

[0118]

また、本実施形態のプロセッサ間通信は、同一の通信機器30の内部に限って 実行されるプロセッサ間通信であるから、実装にも依存するが、NPUインタフェース部31内と32内で同じフォーマットの装置内セルを用いることも可能で あり、その場合にはフォーマット整形部48,49のすべてを省略可能である。

[0119]

なお、図6の構成を、プロセッサ間通信だけでなく、回線統合部16と各NPU $10\sim13$ のあいだの回線データの通信にも利用する場合には、回線統合部16からNPU(例えば、10) へ供給される回線データとしてのIPパケットを当該フォーマット整形部 (48など) によって装置内セルに変換し、プロセッサ

間通信のための装置内セルとともにリング型内部通信路上を伝送させるようにしてもよい。

[0120]

この場合、NPU(例えば、10)から回線統合部16へ供給される回線データは、当該フォーマット整形部(48など)によって装置内セルCL1からIPパケットのフォーマットへ変換される。この場合、図2に示した内部通信路CT1~CT4も、当該リング型内部通信路を介して設定されることになる。

[0121]

ただし図6の構成をプロセッサ間通信にのみ利用する場合には、フォーマット整形部(48など)はこのような変換を行う必要はなく、図2に示した内部通信路CT1~CT4は、リング型内部通信路とは別個に設定されることになる。

[0122]

以下、上記のような構成を有する本実施形態の動作について説明する。

[0123]

(A-2) 第1の実施形態の動作

図1に示す通信機器30が起動されると、初期状態において、NPU10~1 3内の各プロセッサユニット20~23が前記制御バスB1を介してプロセッサ 間通信を行う。

[0124]

このときのプロセッサ間通信によって伝送される制御情報には様々なものがあり得るが、上述したNPU10~13間の役割分担を指定する制御情報や各種の設定情報も含まれていてよい。また、制御バスB1としてPCIバスなどを用いる場合、アクセス権確保のオーバーヘッドが小さくないため、一度、制御バスB1に対するアクセス権を確保したら、各NPU10~13は、できるだけ大量の設定情報を一括して転送するようにするとよい。

[0125]

一方、この初期状態において、NPUインタフェース部31,32側では、上述した内部通信路CT1~CT4のほか、図5に示す内部通信路CT5~CT10の設定を行う。内部通信路CT1~CT4が、回線統合部16と各NPU10

~13のあいだでIPパケットなどの回線データを伝送するための通信路であるのに対し、内部通信路CT5~CT10は、プロセッサ間通信のための通信路である。したがって、当該内部通信路CT5~CT10は、設定される場合、必ず前記リング型内部通信路を経由して設定されることになる。

[0126]

リング型内部通信路を介したプロセッサ間通信は、前記装置内セルCL1を用いて行われるから、具体的な通信相手の特定は、前記装置内セルCLの宛先フィールドH4に充填する値に応じて動的に行われるが、この内部通信路CT5~CT10の設定は、宛先フィールドH4に設定可能な値の範囲を予備的に確定する操作であってよい。

[0127]

なお、通信路CT1~CT4をリング型内部通信路を経由して設定する場合には、回線統合部16と各NPU10~13間の通信路も当該プロセッサ間通信と同様に、装置内セルCL1を用いて行われ、通信相手も、この操作によって予備的に確定される。

[0128]

図示してはいないが、回線統合部16は、NPU10に対向する構成要素、NPU11に対向する構成要素、NPU12に対向する構成要素、および、NPU13に対向する構成要素として、それぞれ、少なくとも論理的に別個の(通常は、物理的にも別個の)実体を備えているため、通信路 $CT1\sim CT4$ はその構成要素と各NPU $10\sim 13$ のあいだに、1対1に設定される。

[0129]

図5上は、各NPUに4つずつ通信路が接続されている(例えば、NPU10には、CT1, CT5, CT7, CT10が接続されている)が、NPU10~13内のコプロセッサユニット24~27からみると、自身が関係する各通信路(例えば、NPU10内のコプロセッサユニット24にとってはCT1, CT5, CT7, CT10)の論理的なポートおよび物理的なポートの数は、例えば、1つ(あるいは、2つ程度)に集約することが可能である。

[0130]

内部通信路CT5~CT10のうち、CT5とCT6は、上述した前段、後段の役割分担に応じて各コプロセッサユニットのあいだの制御情報の伝送に使用される通信路である。CT5は、24と25のあいだの制御情報の伝送に使用され、CT6は26と27のあいだの制御情報の伝送に使用される。

[0131]

このため、前段、後段の役割分担を行う本実施形態では必ず当該通信路CT5 とCT6は設定する。

[0132]

その他の通信路CT8~CT10を設定するか否かは、前記役割分担の状況などに依存して変動する。

[0133]

例えば、通信路CT9はNPU11内のプロセッサユニット21またはコプロセッサユニット25と、NPU12内のプロセッサユニット22またはコプロセッサユニット26のあいだのプロセッサ間通信に使用される通信路であるから、そのようなプロセッサ間通信を行う必要がない場合には通信路CT9の設定は不要である。

[0134]

通信路CT10に関してもこれと同様である。

[0135]

なお、通信路CT7およびCT8の意味は、当該通信路CT9, CT10とは 少し異なる。

[0136]

例えば、通信路CT8は、すでにコプロセッサユニット24,25間に前記通信路CT5が設定されているNPU10と11のあいだに設定される通信路であり、コプロセッサユニット24、25間のプロセッサ間通信以外に使用され得る。したがって、CT7を使用するのは、例えば、プロセッサユニット20とプロセッサユニット21間のプロセッサ間通信、プロセッサユニット20とコプロセッサユニット25間のプロセッサ間通信、コプロセッサユニット24とプロセッサユニット21間のプロセッサ間通信である。

[0137]

このようなプロセッサ間通信に前記通信路CT5と別個の当該通信路CT7を設定する必要があるか否かは、コプロセッサユニット(24など)の内部処理(ファームウエアの内容など)に依存する問題である。したがって、コプロセッサユニット(24など)の内部処理によっては、前記通信路CT5を用いて、プロセッサユニット20とプロセッサユニット21間のプロセッサ間通信、プロセッサユニット20とコプロセッサユニット25間のプロセッサ間通信、コプロセッサユニット24とプロセッサユニット21間のプロセッサ間通信を行うことも可能である。その場合はもちろん、当該通信路CT7の設定は省略できる。

[0138]

通信路CT8についてもこれと同様である。

[0139]

図5に示すような通信路 $CT1\sim CT10$ が設定され、初期状態が終了したものとすると、前記外部通信路P1、P2から供給された回線データが、前記通信路 $CT1\sim CT4$ を介して、各 $NPU10\sim 13$ に供給される。

[0140]

[0141]

また、図示の例では、前段NPUである10と12には、回線統合部16から 回線データを供給し、反対に、後段NPUである11と13からは回線データが 回線統合部16へ供給されている。

[0142]

通信路CT1, CT3を介して回線データを受け取る各NPU10、12内で最初に当該回線データを処理するのは、前記コプロセッサユニット24、26である。

[0143]

処理の内容によっては上述したように、この前段NPU10,12内のコプロ

セッサユニット24、26だけで処理が完了するものがあってもかまわない。

[0144]

コプロセッサユニット24、26は自身だけで処理を完了できない場合、通常は、通信路CT5, CT6を介したプロセッサ間通信で制御情報を伝達することにより、その処理の後半部分を後段NPU11,13内のコプロセッサユニット25,27に委ねる。

[0145]

各後段NPU11,13内のコプロセッサユニット25,27は、処理が完了すると、処理結果に応じた回線データを前記通信路CT2,CT4を介して回線統合部16へ送信する。

[0146]

この回線データは、多くの場合、前記通信路終端部17,18を介して外部通信路P1、P2へ送出されるものであるが、必要ならば、回線統合部16や通信路終端部17,18の動作状態を制御するものであってもよい。

[0147]

なお、前段NPU10,12内のコプロセッサユニット24,26だけで処理が完了した場合であっても、処理結果に応じた回線データを回線統合部16に送信するために後段NPU11,13内のコプロセッサユニット25,27および通信路CT2,CT4の機能を利用することができる。

[0148]

このようなケースで、後段NPU11,13内のコプロセッサユニット25,27および通信路CT2,CT4の機能を利用したくなければ、直接、前段NPU10,12内のコプロセッサユニット24,26から回線統合部16へ、処理結果に応じた回線データを送信するようにしてもよいことは当然である。前段NPU10,12内のコプロセッサユニット24,26だけで完了する処理の比率が高い場合にはそのほうが効率的であるといえる。

[0149]

ただしその場合には、前段NPU10, 12から回線統合部16へ向かう通信路(図示せず)を設定する必要がある。

[0150]

初期状態以降の通信機器30の処理は、その大部分がこのように、NPUインタフェース部31,32を介した通信(プロセッサ間通信および回線データの通信)を利用して進行するから、各NPU10~13内のプロセッサユニット20~23が動作することはほとんどなく、前記制御バスB1や、NPU内部バスB6~B9を介した通信が行われることもほとんどない。これにより、狭帯域のNPU内部バスB6~B9の影響を排除して、高速なプロセッサ間通信が行われ、高速な処理が実行される。

[0151]

ただし必要な場合には、低頻度であれば、NPU10~13の内部で、初期状態以降に、例えば、前記制御バスB1やNPU内部バスB6~B9を介した通信により、プロセッサユニット20~23が動作することがあってもかまわない。

[0152]

例えば、プロセッサユニット20~23が持つ大容量のメモリ空間と、より複雑な演算機能を必要とする処理(例えば、前記通信開始時の方路未決定のパケットや、エラー処理が必要なパケット、高付加価値サービスの提供など)を行う場合に、プロセッサユニット20~23が動作し得る。

[0153]

(A-2) 第1の実施形態の効果

本実施形態によれば、帯域の狭いNPU内部バス(B6~B9)を経由せず、 豊富な帯域資源を持つNPUインタフェース部(31,32)を活用してプロセッサ間通信を実行できるから、全体としてプロセッサ間通信の速度が速く、処理 速度の速い通信機器(30)を提供することが可能になる。

[0154]

しかも本実施形態では、既存のNPUアーキテクチャをほとんど変更することなくこの効果を得られるため、実現性に優れている。

[0155]

例えば、NPU内に狭帯域のNPU内部バスの残存を許す点や、コプロセッサのファームウエアから見た場合、回線データを受信、送信する通信路と、プロセ

ッサ間通信のための制御情報(装置内パケット)を受信、送信する通信路は、物理的、論理的に同一の通信路とすることができる点などが、この実現性に寄与している。

[0156]

一例として、コプロセッサ(24)のファームウエアからみると、自身が関係する各通信路(コプロセッサ24の場合、CT1, CT5, CT7, CT10)の論理的なポートの数を、例えば、1つ(あるいは、2つ程度)に集約することは容易であるから、当該ファームウエアの開発工数を削減することができる。特に、前記リング型内部通信路を回線データの伝送にも活用した場合には、集約の度合いをいっそう高めることが可能になる。

[0157]

また、これによって、コプロセッサ(例えば、24)に搭載されるファームウエアを、全体として分岐の少ない小規模なプログラムとすることができれば、それを格納するROMやEEPROMなどの記憶手段の記憶容量も削減することが可能になる。

[0158]

(B) 第2の実施形態

以下では、本実施形態が第1の実施形態と相違する点についてのみ説明する。

[0159]

この相違点は、NPUインタフェース部の内部構成に関する部分に限られる。

[0160]

(B-1) 第2の実施形態の構成および動作

したがって、図1に示す全体構成例はそのまま本実施形態の通信機器50の全体構成例でもあり、NPUインタフェース部51,52以外の構成要素の構成および動作は第1の実施形態と同じであるから、その詳しい説明は省略する。

[0161]

本実施形態のNPUインタフェース部51の内部構成例は図9に示すとおりである。図9は、第1の実施形態の図6と同じ形式になっている。

[0162]

NPUインタフェース部51と52の内部構成は実質的に同じであってよいが、図9にはNPUインタフェース部51の内部構成例を示している。図9の構成は、プロセッサ間通信にのみ利用してもよく、プロセッサ間通信に加えて、回線統合部16と各NPU10~13のあいだの回線データの通信に活用してもよい

[0163]

(B-1-1) NPUインタフェース部の内部構成例

図9において、当該NPUインタフェース部51は、NPUインタフェース40,41と、バッファユニット62~65と、セル解析処理部66,67と、アクセス権管理部68と、バス型内部通信路B10~B14を備えている。

[0164]

このうち第1の実施形態の図6と同じ符号40,41を付与した構成要素と、 対応する符号62~67を付与した構成要素の機能は第1の実施形態と同じであ るからその詳しい説明は省略する。

[0165]

なお、図9中、バッファユニット62は前記42に対応し、バッファユニット63は前記43に対応し、バッファユニット64は前記44に対応し、バッファユニット65は前記45に対応し、書き込み部62A~65Aは前記42A~45Aに対応し、バッファ62B~65Bは前記42B~45Bに対応し、読み出し部62C~65Cは前記42C~45Cに対応する。

[0166]

セル解析処理部66と67は同じ機能を有する。

[0167]

セル解析処理部66(, 67)は、基本的に、前記セル処理部46(, 47)とセレクタ43D(、45D)に対応する機能を持つ構成要素であるが、本実施形態の場合、内部通信路のトポロジが第1の実施形態のようなリング型ではなくバス型であるため、当該セル解析処理部66,67の機能も、セル処理部46,47やセレクタ43D、45Dと相違する。

[0168]

バス型の通信路も、前記コリジョンが発生すると正常な通信が行えない点では リング型通信路と同じであるが、バス型通信路に送出された信号(ここでは、装 置内セル)は、物理的には、バス上のすべての構成要素(ここでは、66,67 などのすべてのセル処理解析部)にほぼ同時に受信されるため、上述したトーク ンセルの利用は不可能ではないとしても、次の受信先を逐一、明示的に指定する 必要があるなど、親和性が低い。

[0169]

したがって本実施形態では、内部通信路 B 1 0 に対するアクセス制御をトークンを用いずに実行する。

[0170]

そのため、各セル処理解析部(例えば、66)は、自NPU(66にとってはNPU10)が送信した制御情報を収容した装置内セルCL1をバッファ(例えば、63B)から読み出してバス型内部通信路B10に送出しようとする場合、アクセス権管理部68にアクセス権の付与を要求する。

[0171]

アクセス権管理部68は、NPUインタフェース部52内のアクセス権管理部 (図示せず)とも通信し、他のセル解析処理部(例えば、67)からアクセス権 付与の要求が出ていなければ直ちに、アクセス権を要求元の当該セル処理解析部 66に付与する。

[0172]

他のセル解析処理部からも同時にアクセス権付与の要求が出ている場合には、 所定の調停アルゴリズムに基づいて、競合する要求のうち1つの要求を決定し、 その要求の要求元であるセル処理解析部(例えば、66)に対してアクセス権を 付与する。

[0173]

要求の競合が生じた場合に利用される調停アルゴリズムには様々なものが使用可能であるが、一例として、4つのセル処理解析部(例えば、66,67など)に予め優先順位を付与しておき、その優先順位に応じた順番で、アクセス権を付与するようにしてもよい。

[0174]

これにより、同時にバス型内部通信路B10に装置内セルCL1を送信できる セル解析処理部は、ただ1つだけとなり、コリジョンの発生を防止できる。

[0175]

なお、本実施形態で利用される装置内セルC L 1 の構成は基本的に第1の実施 形態と同じであってよい。

[0176]

ただし、図7に示した前記ヘッダ領域HD1のうち、トークンユーザデータ表示フィールドH1は、本実施形態ではトークンセルを使用しないため不要である

[0177]

また、ループ阻止フィールドH5も省略可能である。単純なバス型の通信路では無限ループは生じないからである。

[0178]

なお、プロセッサ間通信のための内部通信路 B 1 0 に本実施形態のようなバス型のトポロジを採用する場合、少なくともトポロジの観点で、前記制御バス B 1 を用いるプロセッサ間通信と差がなくなるが、それでも次のような理由によって、バス型内部通信路 B 1 0 を用いるほうが、制御バス B 1 を用いるよりも通信が速い。

[0179]

その理由の1つは、NPU(例えば、10)は、対応するセル解析処理部(例えば、66)がアクセス権の付与を受けていない期間であっても、前記バッファ (例えば、63B)の記憶容量が許す限り、新たな制御情報を収容した装置内パケットを送信し、処理を進めることができるからである。

[0180]

また、もう1つの理由は、狭帯域なNPU内部バス(例えば、B6)などを経 由せずにプロセッサ間通信を行えるからである。通信の高速化に寄与する度合い は、通常、後者の理由のほうがはるかに大きいものと考えられる。

[0181]

なお、内部通信路の物理的なトポロジに関しては、上述したように、第1の実施形態がリング型であるのに対し、本実施形態はバス型であるが、図5に示す論理的な通信路(例えば、CT1~CT10)の設定に関しては、本実施形態でも第1の実施形態とまったく同様に行うことができることは当然である。

[0182]

(B-2) 第2の実施形態の効果

本実施形態によれば、第1の実施形態の効果と同等な効果を得ることができる

[0183]

加えて、本実施形態では、プロセッサ間通信のための内部通信路のトポロジを 一般的なバス型としたため、内部通信路周辺の物理的な回路構成が容易である。

[0184]

(C) 他の実施形態

上記第1、第2の実施形態では、宛先フィールドH4の値によって宛先のNPUを指定できるものとしたが、必要に応じて、さらに詳細に、各NPU内の特定のコプロセッサ(例えば、24D)まで、当該宛先フィールドH4の値によって指定できるようにしてもよい。

[0185]

また、前記コプロセッサユニット内のコプロセッサ24A~24D相互間、コプロセッサ24A~24Dとプロセッサユニット20のあいだ、および各NPU10~13相互間における役割分担は、固定的なものではなく、状況に応じて動的に変更することも可能である。例えば、1つのNPU(例えば、10)に障害が発生した場合などには、そのNPU10の役割を他のNPU(例えば、11)が分担すること等も可能である。

[0186]

さらに、上記第1、第2の実施形態では、NPUインタフェース部31,32,51,52内でも回線データが用いられ得るものとしたが、必要ならば、回線統合部16などにおいて回線データを装置内セルにフォーマット変換し、NPUインタフェース部やNPUには、回線データがそのまま供給されることがないよ

うにしてもよいことは当然である。

[0187]

なお、上記実施形態では、通信機器30,50の例として、ルータ装置やロードバランサをあげたが、本発明は、これら以外の通信機器にも適用可能である。

[0188]

以上の説明では主としてハードウエア的に本発明を実現したが、本発明はソフトウエア的に実現することも可能である。

[0189]

【発明の効果】

以上に説明したように、本発明によれば、実現性に優れ、プロセッサ間通信の 通信速度が速いプロセッサ間通信システムを提供することが可能である。

【図面の簡単な説明】

【図1】

第1の実施形態に係る通信機器の全体構成例を示す概略図である。

【図2】

発明が解決しようとする課題を説明するための通信機器の内部構成例を示す概略図である。

【図3】

発明が解決しようとする課題を説明するための通信機器の全体構成例を示す概略図である。

【図4】

第1および第2の実施形態で使用するNPUおよびその周辺の詳細構成例を示す概略図である。

【図5】

第1の実施形態の通信機器の動作説明図である。

【図6】

第1の実施形態で使用するNPUインタフェース部およびその周辺の詳細構成例を示す概略図である。

【図7】

第1の実施形態で使用する装置内セルの論理構成例を示す概略図である。

【図8】

第1の実施形態で使用する装置内セルの論理構成例を示す概略図である。


[図9]

第2の実施形態で使用するNPUインタフェース部およびその周辺の詳細構成例を示す概略図である。


【符号の説明】

9、30…通信機器、10~13…NPU、14,15、31,32,51,52…NPUインタフェース部、16…回線統合部、17,18…通信路終端部、20~23…プロセッサユニット、24~27…コプロセッサユニット、24 A~24D…コプロセッサ、40,41…NPUインタフェース、42~45…バッファユニット、42A~45A…書き込み部、42B~45B…バッファ、42C~45C…読み出し部、46,47…セル処理部、43D、45D…セレクタ、48,49…フォーマット整形部、66,67…セル処理解析部、68…アクセス権管理部、I1~I9…内部インタフェース、B1~B5…制御バス、B6~B9…NPU内部バス、B10~B14…バス型内部通信路。


【書類名】 図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】




【図8】



CL2

【図9】



【書類名】 要約書

【要約】

【課題】 プロセッサ間通信の通信速度を高速化する。

【解決手段】 所定の回線対応手段を介して外部の伝送路から入力または出力される伝送データの中継を主目的とする中継装置に関し、中継装置内に設けられた複数のプロセッサ手段が、伝送データを処理するための所定の制御データを通信する際に機能するプロセッサ間通信システムにおいて、各プロセッサ手段は、付加プロッセサ部と、主プロセッサ部とを備え、回線対応手段は、回線対応手段内に、該当するプロセッサ手段のあいだで、所定の内部伝送路の設定を行う内部伝送路設定部を備え、内部伝送路を介して制御データを伝送することで、伝送データを中継し伝送するための内部帯域資源を制御データの伝送に活用する。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000000295]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 東京都港区虎ノ門1丁目7番12号

氏 名 沖電気工業株式会社